English

មគ្គុទ្ទេសក៍ដ៏ទូលំទូលាយចំពោះ Silicon Carbide Wafers/SiC wafer

អរូបីរបស់ SiC wafer

 ស៊ីលីកុន កាបូអ៊ីដ (SiC) wafersបានក្លាយទៅជាស្រទាប់ខាងក្រោមនៃជម្រើសសម្រាប់គ្រឿងអេឡិចត្រូនិចដែលមានថាមពលខ្ពស់ ប្រេកង់ខ្ពស់ និងសីតុណ្ហភាពខ្ពស់នៅទូទាំងផ្នែករថយន្ត ថាមពលកកើតឡើងវិញ និងវិស័យអវកាស។ ផលប័ត្ររបស់យើងគ្របដណ្ដប់លើប្រភេទ polytypes និងគ្រោងការណ៍ doping សំខាន់ៗ--doped អាសូត 4H (4H-N), ពាក់កណ្តាលអ៊ីសូឡង់ភាពបរិសុទ្ធខ្ពស់ (HPSI), អាសូត-doped 3C (3C-N) និង p-type 4H/6H (4H/6H-P) — ផ្តល់ជូនជាបីថ្នាក់គុណភាព៖ ឧបករណ៍ PRIME (មិនជ្រាបទឹកពេញលេញ ឬប៉ូលា) ដំណើរការសាកល្បង) និងការស្រាវជ្រាវ (ស្រទាប់ epi ផ្ទាល់ខ្លួន និងទម្រង់ doping សម្រាប់ R&D)។ អង្កត់ផ្ចិត wafer លាតសន្ធឹង 2″, 4″, 6″, 8″, និង 12″ ដើម្បីឱ្យសមទាំងឧបករណ៍កេរដំណែលនិង fabs កម្រិតខ្ពស់។ យើង​ក៏​ផ្តល់​ជូន​នូវ​ដុំ​ម៉ូណូគ្រីស្តាល់ និង​គ្រាប់​គ្រីស្តាល់​តម្រង់​ទិស​យ៉ាង​ជាក់លាក់ ដើម្បី​គាំទ្រ​ដល់​ការលូតលាស់​គ្រីស្តាល់​ក្នុងផ្ទះ។

wafers 4H-N របស់យើងមានដង់ស៊ីតេផ្ទុកពី 1×10¹⁶ ដល់ 1×10¹⁹ cm⁻³ និងធន់ទ្រាំ 0.01–10 Ω·cm ដែលផ្តល់នូវការចល័តអេឡិចត្រុងដ៏ល្អឥតខ្ចោះ និងវាលបំបែកលើសពី 2 MV/cm—ល្អសម្រាប់ Schottky diodes, JFETs និង MOSFETs។ ស្រទាប់ខាងក្រោម HPSI លើសពី 1 × 10¹² Ω·cm ធន់ទ្រាំនឹងដង់ស៊ីតេមីក្រូបំពង់ក្រោម 0.1 cm⁻² ដែលធានាបាននូវការលេចធ្លាយតិចតួចសម្រាប់ឧបករណ៍ RF និងមីក្រូវ៉េវ។ Cubic 3C-N ដែលមានក្នុងទម្រង់ 2″ និង 4″ បើកដំណើរការ heteroepitaxy នៅលើស៊ីលីកុន និងគាំទ្រកម្មវិធី photonic និង MEMS ប្រលោមលោក។ P-type 4H/6H-P wafers, doped with aluminium to 1×10¹⁶–5×10¹⁸ cm⁻³ ជួយសម្រួលដល់ស្ថាបត្យកម្មឧបករណ៍បំពេញបន្ថែម។

SiC wafer, PRIME wafers ឆ្លងកាត់ការប៉ូលាគីមី-មេកានិចដល់<0.2 nm RMS ផ្ទៃរដុប ការប្រែប្រួលកម្រាស់សរុបក្រោម 3 µm និង bow <10 µm។ ស្រទាប់ខាងក្រោម DUMMY ពន្លឿនការជួបប្រជុំគ្នា និងការធ្វើតេស្តវេចខ្ចប់ ខណៈពេលដែល wafers ស្រាវជ្រាវមានកម្រាស់ស្រទាប់អេពីភីពី 2-30 µm និងសារធាតុ doping តាមតម្រូវការ។ ផលិតផលទាំងអស់ត្រូវបានបញ្ជាក់ដោយកាំរស្មី X-ray diffraction (roking curve <30 arcsec) និង Raman spectroscopy ជាមួយនឹងការធ្វើតេស្តអគ្គិសនី—ការវាស់ស្ទង់ Hall, C–V profileing និង micropipe scanning—ធានាបាននូវការអនុលោមតាម JEDEC និង SEMI ។

ប៊ូលដែលមានអង្កត់ផ្ចិតរហូតដល់ 150 មីលីម៉ែត្រត្រូវបានដាំដុះតាមរយៈ PVT និង CVD ជាមួយនឹងដង់ស៊ីតេនៃការផ្លាស់ទីលំនៅខាងក្រោម 1 × 10³ cm⁻² និងចំនួនមីក្រូបំពង់ទាប។ គ្រីស្តាល់គ្រាប់ពូជត្រូវបានកាត់ក្នុងរង្វង់ 0.1° នៃអ័ក្ស c ដើម្បីធានាការលូតលាស់ដែលអាចបន្តពូជបាន និងទិន្នផលកាត់ខ្ពស់។

ដោយការរួមបញ្ចូលពហុប្រភេទ វ៉ារ្យ៉ង់សារធាតុ doping ចំណាត់ថ្នាក់គុណភាព ទំហំ SiC wafer និង boule ក្នុងផ្ទះ និងការផលិតគ្រាប់-គ្រីស្តាល់ វេទិកាស្រទាប់ខាងក្រោម SiC របស់យើងជួយសម្រួលខ្សែសង្វាក់ផ្គត់ផ្គង់ និងពន្លឿនការអភិវឌ្ឍន៍ឧបករណ៍សម្រាប់រថយន្តអគ្គិសនី ក្រឡាចត្រង្គឆ្លាតវៃ និងកម្មវិធីបរិស្ថានដ៏អាក្រក់។

អរូបីរបស់ SiC wafer

 ស៊ីលីកុន កាបូអ៊ីដ (SiC) wafersបានក្លាយជាជម្រើសនៃស្រទាប់ខាងក្រោម SiC សម្រាប់គ្រឿងអេឡិចត្រូនិចដែលមានថាមពលខ្ពស់ ប្រេកង់ខ្ពស់ និងសីតុណ្ហភាពខ្ពស់នៅទូទាំងផ្នែករថយន្ត ថាមពលកកើតឡើងវិញ និងផ្នែកអវកាស។ ផលប័ត្ររបស់យើងគ្របដណ្ដប់លើពហុប្រភេទសំខាន់ៗ និងគ្រោងការណ៍សារធាតុ doping—អាសូត-doped 4H (4H-N), ពាក់កណ្តាលអ៊ីសូឡង់ភាពបរិសុទ្ធខ្ពស់ (HPSI), អាសូត-doped 3C (3C-N) និង p-type 4H/6H (4H/6H-P) — ផ្តល់ជូនជាបីថ្នាក់គុណភាព៖ SiC waferPRIME (ប៉ូលាពេញលេញ ស្រទាប់ខាងក្រោមកម្រិតឧបករណ៍) DUMMY (បិទឬមិនលាបសម្រាប់ការសាកល្បងដំណើរការ) និង RESEARCH (ស្រទាប់ epi ផ្ទាល់ខ្លួន និងទម្រង់ doping សម្រាប់ R&D)។ អង្កត់ផ្ចិត SiC Wafer វិសាលភាព 2″, 4″, 6″, 8″, និង 12″ ដើម្បីឱ្យសមស្របទាំងឧបករណ៍កេរដំណែល និងក្រណាត់ទំនើប។ យើង​ក៏​ផ្តល់​ជូន​នូវ​ដុំ​ម៉ូណូគ្រីស្តាល់ និង​គ្រាប់​គ្រីស្តាល់​តម្រង់​ទិស​យ៉ាង​ជាក់លាក់ ដើម្បី​គាំទ្រ​ដល់​ការលូតលាស់​គ្រីស្តាល់​ក្នុងផ្ទះ។

wafers 4H-N SiC របស់យើងមានដង់ស៊ីតេបញ្ជូនពី 1×10¹⁶ ដល់ 1×10¹⁹ cm⁻³ និងធន់ទ្រាំ 0.01–10 Ω·cm ដែលផ្តល់នូវការចល័តអេឡិចត្រុងដ៏ល្អឥតខ្ចោះ និងវាលបំបែកលើសពី 2 MV/cm — ល្អសម្រាប់ Schottky diodes និង JFET ។ ស្រទាប់ខាងក្រោម HPSI លើសពី 1 × 10¹² Ω·cm ធន់ទ្រាំនឹងដង់ស៊ីតេមីក្រូបំពង់ក្រោម 0.1 cm⁻² ដែលធានាបាននូវការលេចធ្លាយតិចតួចសម្រាប់ឧបករណ៍ RF និងមីក្រូវ៉េវ។ Cubic 3C-N ដែលមានក្នុងទម្រង់ 2″ និង 4″ បើកដំណើរការ heteroepitaxy នៅលើស៊ីលីកុន និងគាំទ្រកម្មវិធី photonic និង MEMS ប្រលោមលោក។ SiC wafer P-type 4H/6H-P wafers, doped with aluminium to 1×10¹⁶–5×10¹⁸ cm⁻³ ជួយសម្រួលដល់ស្ថាបត្យកម្មឧបករណ៍បំពេញបន្ថែម។

SiC wafer PRIME ឆ្លងកាត់ការប៉ូលាគីមី-មេកានិចដល់<0.2 nm RMS ផ្ទៃរដុប ការប្រែប្រួលកម្រាស់សរុបក្រោម 3 µm និង bow <10 µm។ ស្រទាប់ខាងក្រោម DUMMY ពន្លឿនការជួបប្រជុំគ្នា និងការធ្វើតេស្តវេចខ្ចប់ ខណៈពេលដែល wafers ស្រាវជ្រាវមានកម្រាស់ស្រទាប់អេពីភីពី 2-30 µm និងសារធាតុ doping តាមតម្រូវការ។ ផលិតផលទាំងអស់ត្រូវបានបញ្ជាក់ដោយកាំរស្មី X-ray diffraction (roking curve <30 arcsec) និង Raman spectroscopy ជាមួយនឹងការធ្វើតេស្តអគ្គិសនី—ការវាស់ស្ទង់ Hall, C–V profileing និង micropipe scanning—ធានាបាននូវការអនុលោមតាម JEDEC និង SEMI ។

ប៊ូលដែលមានអង្កត់ផ្ចិតរហូតដល់ 150 មីលីម៉ែត្រត្រូវបានដាំដុះតាមរយៈ PVT និង CVD ជាមួយនឹងដង់ស៊ីតេនៃការផ្លាស់ទីលំនៅខាងក្រោម 1 × 10³ cm⁻² និងចំនួនមីក្រូបំពង់ទាប។ គ្រីស្តាល់គ្រាប់ពូជត្រូវបានកាត់ក្នុងរង្វង់ 0.1° នៃអ័ក្ស c ដើម្បីធានាការលូតលាស់ដែលអាចបន្តពូជបាន និងទិន្នផលកាត់ខ្ពស់។

ដោយការរួមបញ្ចូលពហុប្រភេទ វ៉ារ្យ៉ង់សារធាតុ doping ចំណាត់ថ្នាក់គុណភាព ទំហំ SiC wafer និង boule ក្នុងផ្ទះ និងការផលិតគ្រាប់-គ្រីស្តាល់ វេទិកាស្រទាប់ខាងក្រោម SiC របស់យើងជួយសម្រួលខ្សែសង្វាក់ផ្គត់ផ្គង់ និងពន្លឿនការអភិវឌ្ឍន៍ឧបករណ៍សម្រាប់រថយន្តអគ្គិសនី ក្រឡាចត្រង្គឆ្លាតវៃ និងកម្មវិធីបរិស្ថានដ៏អាក្រក់។

រូបថតរបស់ SiC wafer

សន្លឹកទិន្នន័យ 6inch 4H-N type SiC wafer

 

សន្លឹកទិន្នន័យ SiC wafers 6 អ៊ីញ
ប៉ារ៉ាម៉ែត្រ អនុប៉ារ៉ាម៉ែត្រ ថ្នាក់ Z ថ្នាក់ P ថ្នាក់ D
អង្កត់ផ្ចិត   149.5–150.0 ម។ 149.5–150.0 ម។ 149.5–150.0 ម។
កម្រាស់ 4H-N 350 µm ± 15 µm 350 µm ± 25 µm 350 µm ± 25 µm
កម្រាស់ 4H-SI 500 µm ± 15 µm 500 µm ± 25 µm 500 µm ± 25 µm
ការតំរង់ទិស Wafer   អ័ក្សបិទ៖ 4.0° ឆ្ពោះទៅ <11-20> ±0.5° (4H-N); នៅលើអ័ក្ស៖ <0001> ±0.5° (4H-SI) អ័ក្សបិទ៖ 4.0° ឆ្ពោះទៅ <11-20> ±0.5° (4H-N); នៅលើអ័ក្ស៖ <0001> ±0.5° (4H-SI) អ័ក្សបិទ៖ 4.0° ឆ្ពោះទៅ <11-20> ±0.5° (4H-N); នៅលើអ័ក្ស៖ <0001> ±0.5° (4H-SI)
ដង់ស៊ីតេមីក្រូ 4H-N ≤ 0.2 សង់ទីម៉ែត្រ⁻² ≤ 2 សង់ទីម៉ែត្រ⁻² ≤ 15 សង់ទីម៉ែត្រ⁻²
ដង់ស៊ីតេមីក្រូ 4H-SI ≤ 1 សង់ទីម៉ែត្រ⁻² ≤ 5 សង់ទីម៉ែត្រ⁻² ≤ 15 សង់ទីម៉ែត្រ⁻²
ភាពធន់ 4H-N 0.015–0.024 Ω·សង់ទីម៉ែត្រ 0.015–0.028 Ω·សង់ទីម៉ែត្រ 0.015–0.028 Ω·សង់ទីម៉ែត្រ
ភាពធន់ 4H-SI ≥ 1 × 10¹⁰ Ω·cm ≥ 1 × 10⁵ Ω·សង់ទីម៉ែត្រ  
ការតំរង់ទិសផ្ទះល្វែងបឋម   [10-10] ± 5.0° [10-10] ± 5.0° [10-10] ± 5.0°
ប្រវែងផ្ទះល្វែងបឋម 4H-N 47.5 មម ± 2.0 ម។    
ប្រវែងផ្ទះល្វែងបឋម 4H-SI ស្នាមរន្ធ    
ការដកគែម     3 ម។  
Warp/LTV/TTV/Bow   ≤2.5 µm / ≤6 µm / ≤25 µm / ≤35 µm ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm  
ភាពរដុប ប៉ូឡូញ Ra ≤ 1 nm    
ភាពរដុប CMP Ra ≤ 0.2 nm   Ra ≤ 0.5 nm
ការបំបែកគែម   គ្មាន   ប្រវែងរួម ≤ 20 មម, តែមួយ ≤ 2 ម។
ចាន Hex   តំបន់បង្គរ ≤ 0.05% តំបន់បង្គរ ≤ 0.1% តំបន់បង្គរ ≤ 1%
តំបន់ពហុប្រភេទ   គ្មាន តំបន់បង្គរ ≤ 3% តំបន់បង្គរ ≤ 3%
ការរួមបញ្ចូលកាបូន   តំបន់បង្គរ ≤ 0.05%   តំបន់បង្គរ ≤ 3%
កោសផ្ទៃ   គ្មាន   ប្រវែងរួម ≤ 1 × អង្កត់ផ្ចិត wafer
បន្ទះសៀគ្វីគែម   គ្មានការអនុញ្ញាត ≥ 0.2 mm ទទឹង & ជម្រៅ   រហូតដល់ 7 បន្ទះសៀគ្វី ≤ 1 មមនីមួយៗ
TSD (ការដាច់ខ្សែវីស)   ≤ 500 សង់ទីម៉ែត្រ⁻²   គ្មាន
BPD (ការផ្លាស់ទីលំនៅរបស់យន្តហោះមូលដ្ឋាន)   ≤ 1000 សង់ទីម៉ែត្រ⁻²   គ្មាន
ការបំពុលលើផ្ទៃ   គ្មាន    
ការវេចខ្ចប់   កាសែតច្រើន ឬធុង wafer តែមួយ កាសែតច្រើន ឬធុង wafer តែមួយ កាសែតច្រើន ឬធុង wafer តែមួយ

សន្លឹកទិន្នន័យ 4inch 4H-N type SiC wafer

 

សន្លឹកទិន្នន័យ 4inch SiC wafer
ប៉ារ៉ាម៉ែត្រ ផលិតកម្ម MPD សូន្យ កម្រិតផលិតកម្មស្តង់ដារ (P Grade) ថ្នាក់ Dummy (D Grade)
អង្កត់ផ្ចិត 99.5 mm–100.0 mm
កម្រាស់ (4H-N) 350 µm ± 15 µm   350 µm ± 25 µm
កម្រាស់ (4H-Si) 500 µm ± 15 µm   500 μm± 25 μm
ការតំរង់ទិស Wafer អ័ក្សបិទ៖ 4.0° ឆ្ពោះទៅ <1120> ±0.5° សម្រាប់ 4H-N; នៅលើអ័ក្ស៖ <0001> ±0.5° សម្រាប់ 4H-Si    
ដង់ស៊ីតេមីក្រូហ្វូន (4H-N) ≤0.2 សង់ទីម៉ែត្រ⁻² ≤2 សង់ទីម៉ែត្រ⁻² ≤15 សង់ទីម៉ែត្រ⁻²
ដង់ស៊ីតេមីក្រូហ្វូន (4H-Si) ≤1 សង់ទីម៉ែត្រ⁻² ≤5 សង់ទីម៉ែត្រ⁻² ≤15 សង់ទីម៉ែត្រ⁻²
ភាពធន់ (4H-N)   0.015–0.024 Ω·សង់ទីម៉ែត្រ 0.015–0.028 Ω·សង់ទីម៉ែត្រ
ភាពធន់ (4H-Si) ≥1E10 Ω·សង់ទីម៉ែត្រ   ≥1E5 Ω·សង់ទីម៉ែត្រ
ការតំរង់ទិសផ្ទះល្វែងបឋម   [10-10] ± 5.0°  
ប្រវែងផ្ទះល្វែងបឋម   32.5 មម ± 2.0 មម  
ប្រវែងផ្ទះល្វែងបន្ទាប់បន្សំ   18.0 មម ± 2.0 មម  
ការតំរង់ទិសផ្ទះល្វែងបន្ទាប់បន្សំ   Silicon ប្រឈមមុខនឹងការឡើងលើ: 90 ° CW ពីផ្ទះល្វែងបឋម± 5.0 °  
ការដកគែម   3 ម។  
LTV/TTV/Bow Warp ≤2.5 µm/≤5 µm/≤15 µm/≤30 µm   ≤10 µm/≤15 µm/≤25 µm/≤40 µm
ភាពរដុប ប៉ូឡូញ Ra ≤1 nm; CMP Ra ≤0.2 nm   Ra ≤0.5 nm
ការបំបែកគែមដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន គ្មាន ប្រវែងបង្គរ ≤10 មម; ប្រវែងតែមួយ ≤2 ម។
ចាន Hex ដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ តំបន់បង្គរ ≤0.05% តំបន់បង្គរ ≤0.05% តំបន់បង្គរ ≤0.1%
តំបន់ Polytype ដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   តំបន់បង្គរ ≤3%
ការរួមបញ្ចូលកាបូនដែលមើលឃើញ តំបន់បង្គរ ≤0.05%   តំបន់បង្គរ ≤3%
កោសផ្ទៃស៊ីលីកុនដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   ប្រវែងរួម ≤1 អង្កត់ផ្ចិត wafer
បន្ទះសៀគ្វីគែមដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មានការអនុញ្ញាត ≥0.2 mm ទទឹង និងជម្រៅ   5 អនុញ្ញាត, ≤1មមនីមួយៗ
ការបំពុលផ្ទៃស៊ីលីកុនដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន    
ការផ្លាស់ទីលំនៅរបស់វីស ≤500 សង់ទីម៉ែត្រ⁻² គ្មាន  
ការវេចខ្ចប់ កាសែតច្រើន ឬធុង wafer តែមួយ កាសែតច្រើន ឬធុង wafer តែមួយ កាសែតច្រើន ឬធុង wafer តែមួយ

សន្លឹកទិន្នន័យ 4 អ៊ីញ HPSI ប្រភេទ SiC wafer

 

សន្លឹកទិន្នន័យ 4 អ៊ីញ HPSI ប្រភេទ SiC wafer
ប៉ារ៉ាម៉ែត្រ សូន្យ MPD Production Grade (Z Grade) កម្រិតផលិតកម្មស្តង់ដារ (P Grade) ថ្នាក់ Dummy (D Grade)
អង្កត់ផ្ចិត   99.5–100.0 ម។  
កម្រាស់ (4H-Si) 500 µm ± 20 µm   500 µm ± 25 µm
ការតំរង់ទិស Wafer អ័ក្សបិទ៖ 4.0° ឆ្ពោះទៅ <11-20> ±0.5° សម្រាប់ 4H-N; នៅលើអ័ក្ស៖ <0001> ±0.5° សម្រាប់ 4H-Si
ដង់ស៊ីតេមីក្រូហ្វូន (4H-Si) ≤1 សង់ទីម៉ែត្រ⁻² ≤5 សង់ទីម៉ែត្រ⁻² ≤15 សង់ទីម៉ែត្រ⁻²
ភាពធន់ (4H-Si) ≥1E9 Ω·សង់ទីម៉ែត្រ   ≥1E5 Ω·សង់ទីម៉ែត្រ
ការតំរង់ទិសផ្ទះល្វែងបឋម (10-10) ± 5.0°
ប្រវែងផ្ទះល្វែងបឋម 32.5 មម ± 2.0 មម
ប្រវែងផ្ទះល្វែងបន្ទាប់បន្សំ 18.0 មម ± 2.0 មម
ការតំរង់ទិសផ្ទះល្វែងបន្ទាប់បន្សំ Silicon ប្រឈមមុខនឹងការឡើងលើ: 90 ° CW ពីផ្ទះល្វែងបឋម± 5.0 °
ការដកគែម   3 ម។  
LTV/TTV/Bow Warp ≤3 µm/≤5 µm/≤15 µm/≤30 µm   ≤10 µm/≤15 µm/≤25 µm/≤40 µm
រដុប (មុខ C) ប៉ូឡូញ Ra ≤1 nm  
រដុប (មុខ) CMP Ra ≤0.2 nm Ra ≤0.5 nm
ការបំបែកគែមដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   ប្រវែងបង្គរ ≤10 មម; ប្រវែងតែមួយ ≤2 ម។
ចាន Hex ដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ តំបន់បង្គរ ≤0.05% តំបន់បង្គរ ≤0.05% តំបន់បង្គរ ≤0.1%
តំបន់ Polytype ដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   តំបន់បង្គរ ≤3%
ការរួមបញ្ចូលកាបូនដែលមើលឃើញ តំបន់បង្គរ ≤0.05%   តំបន់បង្គរ ≤3%
កោសផ្ទៃស៊ីលីកុនដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   ប្រវែងរួម ≤1 អង្កត់ផ្ចិត wafer
បន្ទះសៀគ្វីគែមដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មានការអនុញ្ញាត ≥0.2 mm ទទឹង និងជម្រៅ   5 អនុញ្ញាត, ≤1មមនីមួយៗ
ការបំពុលផ្ទៃស៊ីលីកុនដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។ គ្មាន   គ្មាន
ការដាច់ខ្សែវីស ≤500 សង់ទីម៉ែត្រ⁻² គ្មាន  
ការវេចខ្ចប់   កាសែតច្រើន ឬធុង wafer តែមួយ  

កម្មវិធីរបស់ SiC wafer

 

  • ម៉ូឌុលថាមពល SiC Wafer សម្រាប់ EV Inverters
    MOSFETs និង diodes ដែលមានមូលដ្ឋានលើ SiC wafer ដែលបង្កើតឡើងនៅលើស្រទាប់ខាងក្រោម SiC wafer ដែលមានគុណភាពខ្ពស់ផ្តល់នូវការបាត់បង់ការផ្លាស់ប្តូរទាបបំផុត។ តាមរយៈការប្រើបច្ចេកវិជ្ជា SiC wafer ម៉ូឌុលថាមពលទាំងនេះដំណើរការនៅតង់ស្យុង និងសីតុណ្ហភាពខ្ពស់ ដែលអនុញ្ញាតឱ្យអាំងវឺរទ័រអូសទាញកាន់តែមានប្រសិទ្ធភាព។ ការរួមបញ្ចូល SiC wafer ងាប់ចូលទៅក្នុងដំណាក់កាលថាមពលកាត់បន្ថយតម្រូវការត្រជាក់ និងស្នាមជើង ដោយបង្ហាញពីសក្តានុពលពេញលេញនៃការច្នៃប្រឌិត SiC wafer ។

  • ឧបករណ៍ RF និង 5G ប្រេកង់ខ្ពស់នៅលើ SiC Wafer
    ឧបករណ៍បំពងសំឡេង RF និងឧបករណ៍ប្តូរដែលផលិតនៅលើវេទិកា wafer SiC ពាក់កណ្តាលអ៊ីសូឡង់បង្ហាញនូវចរន្តកំដៅដ៏ប្រសើរ និងវ៉ុលបំបែក។ ស្រទាប់ខាងក្រោម SiC wafer កាត់បន្ថយការខាតបង់ dielectric នៅប្រេកង់ GHz ខណៈពេលដែលកម្លាំងសម្ភារៈរបស់ SiC wafer អនុញ្ញាតឱ្យមានប្រតិបត្តិការប្រកបដោយស្ថេរភាពក្រោមលក្ខខណ្ឌសីតុណ្ហភាពខ្ពស់ ថាមពលខ្ពស់ ដែលធ្វើឱ្យ SiC wafer ជាស្រទាប់ខាងក្រោមនៃជម្រើសសម្រាប់ស្ថានីយ៍មូលដ្ឋាន 5G និងប្រព័ន្ធរ៉ាដាជំនាន់ក្រោយ។

  • ស្រទាប់ខាងក្រោម Optoelectronic & LED ពី SiC Wafer
    អំពូល LED ពណ៌ខៀវ និង UV ដែលដាំដុះនៅលើស្រទាប់ខាងក្រោម SiC wafer ទទួលបានអត្ថប្រយោជន៍ពីការផ្គូផ្គងបន្ទះឈើដ៏ល្អឥតខ្ចោះ និងការសាយភាយកំដៅ។ ការប្រើប្រាស់ wafer C-face SiC ប៉ូលាធានានូវស្រទាប់ epitaxial ឯកសណ្ឋាន ខណៈពេលដែលភាពរឹងរបស់ SiC wafer ធ្វើឱ្យស្តើង wafer ល្អ និងការវេចខ្ចប់ឧបករណ៍ដែលអាចទុកចិត្តបាន។ នេះធ្វើឱ្យ SiC wafer ក្លាយជាវេទិកាសម្រាប់កម្មវិធី LED ដែលមានថាមពលខ្ពស់ និងប្រើប្រាស់បានយូរ។

សំណួរ និងចម្លើយរបស់ SiC wafer

1. Q: តើ SiC wafers ផលិតដោយរបៀបណា?


ក៖

SiC wafers ផលិតជំហានលម្អិត

  1. SiC wafersការរៀបចំវត្ថុធាតុដើម

    • ប្រើម្សៅ ≥5N-grade SiC (មិនបរិសុទ្ធ ≤1 ppm)។
    • Sieve និងដុតនំមុនដើម្បីយកសមាសធាតុកាបូនឬអាសូតដែលនៅសល់។

  1. ស៊ី.ស៊ីការរៀបចំគ្រាប់ពូជគ្រីស្តាល់

    • យកដុំគ្រីស្តាល់តែមួយ 4H-SiC កាត់តាមទិស〈0001〉 ដល់ ~10 × 10 mm²។

    • ភាពជាក់លាក់ប៉ូលាទៅ Ra ≤0.1 nm និងសម្គាល់ទិសគ្រីស្តាល់។

  2. ស៊ី.ស៊ីកំណើន PVT (ការដឹកជញ្ជូនចំហាយរាងកាយ)

    • ផ្ទុកក្រាហ្វិច crucible: បាតជាមួយម្សៅ SiC កំពូលជាមួយគ្រីស្តាល់គ្រាប់ពូជ។

    • ជម្លៀសទៅ 10⁻³–10⁻⁵ Torr ឬ backfill ជាមួយ helium ភាពបរិសុទ្ធខ្ពស់នៅ 1 atm ។

    • តំបន់ប្រភពកំដៅដល់ 2100-2300 ℃ រក្សាតំបន់គ្រាប់ពូជ 100-150 ℃ ត្រជាក់ជាង។

    • គ្រប់គ្រងអត្រាកំណើននៅ 1-5 mm/h ដើម្បីធ្វើឱ្យមានតុល្យភាពគុណភាព និងទិន្នផល។

  3. ស៊ី.ស៊ីIngot Annealing

    • បញ្ចូលសារធាតុ SiC ដែលលូតលាស់នៅសីតុណ្ហភាព 1600-1800 ℃ រយៈពេល 4-8 ម៉ោង។

    • គោលបំណង៖ កាត់បន្ថយភាពតានតឹងកម្ដៅ និងកាត់បន្ថយដង់ស៊ីតេនៃការផ្លាស់ទីលំនៅ។

  4. ស៊ី.ស៊ីចំណិត Wafer

    • ប្រើ​លួស​ពេជ្រ​ដើម្បី​កាត់​ដុំ​ដែក​ចូល​ជា​បន្ទះ​ក្រាស់ ០.៥-១ ម។

    • កាត់បន្ថយរំញ័រ និងកម្លាំងនៅពេលក្រោយ ដើម្បីជៀសវាងការបំបែកមីក្រូ។

  5. ស៊ី.ស៊ីវ៉ាហ្វឺរកិន & ប៉ូលា

    • ការកិនរឹងដើម្បីលុបការខូចខាត sawing (រដុប ~ 10-30 μm) ។

    • ការកិនល្អ។ដើម្បីទទួលបានភាពរាបស្មើ ≤5 µm ។

    • ការប៉ូលាគីមី-មេកានិច (CMP)ដើម្បីឈានដល់ការបញ្ចប់ដូចកញ្ចក់ (Ra ≤0.2 nm) ។

  6. ស៊ី.ស៊ីវ៉ាហ្វឺរការសម្អាត និងការត្រួតពិនិត្យ

    • ការសម្អាតអ៊ុលត្រាសោននៅក្នុងដំណោះស្រាយ Piranha (H₂SO₄:H₂O₂), ទឹក DI, បន្ទាប់មក IPA ។

    • XRD/Raman spectroscopyដើម្បីបញ្ជាក់ polytype (4H, 6H, 3C) ។

    • Interferometryដើម្បីវាស់ភាពរាបស្មើ (<5 µm) និង warp (<20 µm) ។

    • ការស៊ើបអង្កេតបួនចំណុចដើម្បីធ្វើតេស្តភាពធន់ (ឧទាហរណ៍ HPSI ≥10⁹ Ω·cm) ។

    • ការត្រួតពិនិត្យពិការភាពនៅក្រោមមីក្រូទស្សន៍ពន្លឺរាងប៉ូល និងឧបករណ៍ធ្វើតេស្តកោស។

  7. ស៊ី.ស៊ីវ៉ាហ្វឺរការចាត់ថ្នាក់ និងការតម្រៀប

    • តម្រៀប wafers តាមប្រភេទ polytype និងប្រភេទអគ្គិសនី:

      • 4H-SiC N-type (4H-N)៖ កំហាប់ក្រុមហ៊ុនបញ្ជូន 10¹⁶–10¹⁸ cm⁻³

      • 4H-SiC ភាពបរិសុទ្ធពាក់កណ្តាលអ៊ីសូឡង់ (4H-HPSI): ធន់ទ្រាំ ≥10⁹ Ω·cm

      • 6H-SiC N-type (6H-N)

      • ផ្សេងទៀត៖ 3C-SiC, P-type ជាដើម។

  8. ស៊ី.ស៊ីវ៉ាហ្វឺរការវេចខ្ចប់ និងការដឹកជញ្ជូន

    • ដាក់ក្នុងប្រអប់ស្អាត គ្មានធូលីដី។

    • ដាក់ស្លាកប្រអប់នីមួយៗដោយអង្កត់ផ្ចិត កម្រាស់ ពហុប្រភេទ កម្រិតធន់ទ្រាំ និងលេខបាច់។

      SiC wafers

2. សំណួរ: តើអ្វីជាគុណសម្បត្តិសំខាន់ៗនៃ wafers SiC ជាង wafers ស៊ីលីកុន?


A: បើប្រៀបធៀបទៅនឹងស៊ីលីកុន wafers SiC បើកដំណើរការ៖

  • ប្រតិបត្តិការតង់ស្យុងខ្ពស់។(> 1,200 V) ជាមួយនឹងភាពធន់ទ្រាំទាប។

  • ស្ថេរភាពសីតុណ្ហភាពខ្ពស់។(> 300 ° C) និងធ្វើឱ្យប្រសើរឡើងនូវការគ្រប់គ្រងកម្ដៅ។

  • ល្បឿនប្តូរលឿនជាងមុនជាមួយនឹងការបាត់បង់ការផ្លាស់ប្តូរទាប កាត់បន្ថយភាពត្រជាក់កម្រិតប្រព័ន្ធ និងទំហំនៅក្នុងឧបករណ៍បំប្លែងថាមពល។

4. សំណួរ៖ តើពិការភាពទូទៅអ្វីខ្លះប៉ះពាល់ដល់ទិន្នផល និងដំណើរការរបស់ SiC wafer?


A: ពិការភាពចម្បងនៅក្នុង SiC wafers រួមមាន micropipes, basal plane dislocations (BPDs) និងការកោសផ្ទៃ។ មីក្រូបំពង់អាចបណ្តាលឱ្យបរាជ័យឧបករណ៍មហន្តរាយ; BPDs បង្កើនការតស៊ូតាមពេលវេលា; ហើយការកោសលើផ្ទៃនាំទៅរកការបែកបាក់ wafer ឬការលូតលាស់ epitaxial មិនល្អ។ ដូច្នេះ ការត្រួតពិនិត្យយ៉ាងម៉ត់ចត់ និងកាត់បន្ថយពិការភាពគឺចាំបាច់ ដើម្បីបង្កើនទិន្នផល SiC wafer អតិបរមា។

ពេលវេលាផ្សាយ៖ ថ្ងៃទី ៣០ មិថុនា ២០២៥
ចុច Enter ដើម្បីស្វែងរក ឬ ESC ដើម្បីបិទ