4 អ៊ីង SiC Wafers 6H Semi-Insulating SiC Substrates prime, research, and dummy grade

4 inch SiC Wafers 6H Semi-Insulating SiC Substrates prime, research, and dummy grade Featured duab

ការពិពណ៌នាសង្ខេប៖

ស្រទាប់ខាងក្រោមស៊ីលីកុនកាបូនដែលមានអ៊ីសូឡង់ពាក់កណ្តាលត្រូវបានបង្កើតឡើងដោយការកាត់ កិន ប៉ូលា សម្អាត និងបច្ចេកវិជ្ជាកែច្នៃផ្សេងទៀតបន្ទាប់ពីការរីកលូតលាស់នៃគ្រីស្តាល់ស៊ីលីកុនកាបូនពាក់កណ្តាលអ៊ីសូឡង់។ ស្រទាប់ឬស្រទាប់គ្រីស្តាល់ពហុស្រទាប់ត្រូវបានដាំដុះនៅលើស្រទាប់ខាងក្រោមដែលបំពេញតាមតម្រូវការគុណភាពជា epitaxy ហើយបន្ទាប់មកឧបករណ៍មីក្រូវ៉េវ RF ត្រូវបានបង្កើតឡើងដោយការរួមបញ្ចូលគ្នារវាងការរចនាសៀគ្វី និងការវេចខ្ចប់។ អាចប្រើបានជា 2inch 3inch 4incgh 6inch 8 inch industrial, research and test grade semi-insulated silicon carbide substrates single crystal ។

ផ្ញើអ៊ីមែលមកយើង

ព័ត៌មានលម្អិតអំពីផលិតផល

ស្លាកផលិតផល

ការបញ្ជាក់ផលិតផល

ថ្នាក់			សូន្យ MPD Production Grade (Z Grade)			កម្រិតផលិតកម្មស្តង់ដារ (P Grade)		ថ្នាក់ Dummy (D Grade)
អង្កត់ផ្ចិត			99.5 mm ~ 100.0 mm
	4H-SI		500 μm± 20 μm			500 μm± 25 μm
ការតំរង់ទិស Wafer			អ័ក្សបិទ : 4.0° ឆ្ពោះទៅ< 1120> ±0.5° សម្រាប់ 4H-N, នៅលើអ័ក្ស : <0001>±0.5° សម្រាប់ 4H-SI
	4H-SI		≤1cm^-2			≤ 5 សង់ទីម៉ែត្រ^-2		≤15 សង់ទីម៉ែត្រ^-2
	4H-SI		≥1E9 Ω·សង់ទីម៉ែត្រ					≥1E5 Ω·សង់ទីម៉ែត្រ
ការតំរង់ទិសផ្ទះល្វែងបឋម		{10-10} ±5.0°
ប្រវែងផ្ទះល្វែងបឋម		32.5 មម± 2.0 មម
ប្រវែងផ្ទះល្វែងបន្ទាប់បន្សំ		18.0 មម± 2.0 មម
ការតំរង់ទិសផ្ទះល្វែងបន្ទាប់បន្សំ		Silicon ប្រឈមមុខនឹងការ: 90 ° CW ។ ពីផ្ទះ Prime ±5.0°
ការដកគែម		3 ម។
LTV/TTV/Bow/Warp		≤3 μm/≤5 μm/≤15 μm/≤30 μm						≤10 μm/≤15 μm/≤25 μm/≤40 μm
ភាពរដុប			មុខ C				ប៉ូឡូញ		Ra≤1 nm
			មុខ Si	CMP	Ra≤0.2 nm					Ra≤0.5 nm
ការបំបែកគែមដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។		គ្មាន						ប្រវែងរួម ≤ 10 មម, ទោល។ ប្រវែង≤ 2 ម។
ចាន Hex ដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។		តំបន់បង្គរ ≤0.05%						តំបន់បង្គរ ≤0.1%
តំបន់ពហុប្រភេទដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។		គ្មាន						តំបន់បង្គរ≤3%
ការរួមបញ្ចូលកាបូនដែលមើលឃើញ		តំបន់បង្គរ ≤0.05%						តំបន់បង្គរ ≤3%
កោសផ្ទៃស៊ីលីកុនដោយពន្លឺអាំងតង់ស៊ីតេខ្ពស់។		គ្មាន						ប្រវែងសរុប≤1＊អង្កត់ផ្ចិត wafer
បន្ទះសៀគ្វីគែមខ្ពស់ដោយពន្លឺអាំងតង់ស៊ីតេ		គ្មានការអនុញ្ញាត ≥0.2 mm ទទឹង និងជម្រៅ						5 អនុញ្ញាត, ≤1មមនីមួយៗ
ការបំពុលផ្ទៃស៊ីលីកុនដោយអាំងតង់ស៊ីតេខ្ពស់។		គ្មាន
ការវេចខ្ចប់		Multi-wafer Cassette ឬ Single Wafer Container